Analyse et synthèse des systèmes logiques

admet asyn bascules bistables bascules JK bits calcul chronogramme CK CK CK Q codage code binaire pur comporte compteur synchrone d'entrée x1 D₁ D₂ décimal Définition diagramme de Venn diviseur de fréquence élément de délai équations équivalents état de sortie états d'entrée états futurs états Ø Exercice Effectuer figure fonction logique fonctions d'excitation forme canonique graphe des états impliquants premiers instants d'horloge K₁ l'élément de mémoire l'exercice du paragraphe logigramme minterme Mode de représentation modèle asynchrone modèle quasi-synchrone monômes multiplexeur Ø Ø Ø obtient paramètres polynôme portes NAND Q CK Q₁ réalisant la fonction régime permanent régime transitoire registres à décalage relation séquence d'entrée Simplifier solution de l'exercice système combinatoire système logique systèmes séquentiels synchrones table d'états table de Karnaugh table de vérité théorème variables internes variation vérifier y₁ y₂ Z₁ Z₂ Δι